实验 4-PC&AR 报告

一.实验内容

- **地址单元工作原理**：深入理解由程序计数器 PC、地址寄存器 AR 和多路开关（在不同连接方式下有所不同，如总线多路开关 BUSMUX 或三态门 lpm_bustri 等）组成的地址单元。掌握各部件在地址生成、数据传输和存储访问过程中的具体作用和相互协作关系，包括信号的流向、控制信号的作用时机等。
- **PC 的工作方式**：熟练掌握 PC 的两种核心工作方式。一是加 1 计数，即在时钟脉冲（如 T4 或 PC_CLK）的驱动下，PC 的值自动递增 1，从而实现顺序执行程序时，依次指向下一条指令在主存中的地址。二是重装计数器初值，在特定控制信号（如 LDPC 或 LOAD_PC）有效时，将外部输入的数据（如 data [] 或 data [7..0]）加载到 PC 中，以改变程序的执行流程，常用于子程序调用、中断响应等场景。
- **AR 获取数据的实现方法**：掌握地址寄存器 AR 从程序计数器 PC 和内部总线 BUS 获取数据的具体实现方式。理解在不同控制信号（如 LDAR 或 INPUT_B 等）的作用下，如何通过硬件电路（如总线多路开关或三态门）实现数据来源的切换，以及这种切换对内存访问和程序执行的影响。

二 实验原理

- **采用总线多路开关联接方式**：地址单元主要由程序计数器 PC、地址寄存器 AR 和总线多路开关 BUSMUX 构成。PC 的核心作用是指示下一条指令在主存中的存储地址，CPU 依据 PC 的内容读取指令。由于程序中的指令通常顺序执行，PC 具备自增功能。在 T4 时钟脉冲的作用下，PC 自动加 1；当 LDPC 信号为高电平时，PC 装入 data [ ] 端输入的数据，实现预置计数器初值的功能，常用于子程序调用或中断响应等。aclr 为计数器的清 0 端，高电平有效，低电平时 PC 正常计数。地址寄存器 AR（DFF_8）用于锁存访问内存 SRAM 的地址。其地址来源有两个：通常情况下，AR 接收 PC 的输出，即下一条指令的地址；在特定操作时，AR 从内部数据总线获取数据，一般是被访问操作数的地址。为实现对这两路输入数据的切换，在 FPGA 内部利用总线多路开关 BUSMUX 进行选择。LDAR 与多路选择器的 sel 相连，当 LDAR 为低电平时，BUSMUX 选择 PC 的输出；当 LDAR 为高电平时，BUSMUX 选择内部数据总线的数据。



- **采用 PC、AR 通过三态门 lpm_bustri 与 BUS 连接**：地址单元由程序计数器 PC、地址寄存器 AR 和三态门 lpm_bustri 组成。PC 同样用于指出下一条指令在主存中的存放地址，在时钟脉冲 PC_CLK 的作用下自动加 1。在 LOAD_PC 信号为高电平时，PC 装入 data [7..0] 端输入的数据，实现计数器初值的预置。RST 是 PC 的清零端，高电平有效，低电平时 PC 正常计数。地址寄存器 AR 采用锁存器 lpm_latch 结构，负责锁存访问内存 SRAM 的地址。PC 与 AR 通过三态门 lpm_bustri 与内部总线 BUS 连接，在不同控制信号作用下，实现数据的传输和地址的生成，以满足对存储器 RAM 进行读写操作的需求。

- 

三 实验任务

- **采用总线多路开关联接方式**：按照给定的图 4 - 1 程序计数器原理图，在实验环境中进行电路编辑和输入。在实验台上选择 0 工作模式，完成输入原理图的编译、引脚锁定操作，并将设计下载到实验台。具体操作步骤为：首先下载 pc_unit.sof 文件，使用模式键选择模式 “0”，之后按一次右侧的复位键。通过键 2 和键 1 输入 8 位总线数据 B [7..0]，该数据会同时显示在发光管 D1~D8 和数码管 2/1 上。CLR（键 5）按 2 次（操作过程为 010，产生一正脉冲），可使 PC 计数器高电平清零。当 LDAR（键 6） = 0 时，BUSMUX 输出程序计数器 PC 的值；当 LDAR = 1 时，BUSMUX 输出 B [7..0] 总线数据。LDPC（键 7）作为程序计数器 PC 的预置控制端，当 LDPC = 1 时，将 B [7..0] 总线数据装入程序计数器 PC；当 LDPC = 0 时，PC 处于计数自动工作状态，对 T4（键 8 按动两次产生一个计数脉冲）进行计数。通过设置不同的 B [7..0] 数据，分别观察当 LDPC = 0 时 PC 自动加 1 的功能，以及当 LDPC = 1 时 PC 加载输出的情况。
- **采用 PC、AR 通过三态门 lpm_bustri 与 BUS 连接**：依据图 4 - 2，对程序计数器原理图进行编辑和输入电路设计。在设计过程中，采用 LPM 库中的元件 lpm_latch 锁存器、lpm_counter 计数器和 lpm_bustri 总线三态输出缓冲器。选择电路模式 No.0，完成电路设计后，进行编译、引脚锁定操作，并下载到实验台进行硬件验证。在实验过程中，键 1、键 2 用于输入 8 位地址数据，键 3 - 8 分别作为 RST、PC_CLK、LOAD_PC、INPUT_B、PC_B、AR_CLK。D1 - D8 用于显示输入的地址数据，数码管 1、2 显示地址锁存器的输出数据 AR [7..0]，数码管 3、4 显示程序计数器的输出数据 PC [7..0]，通过观察这些显示结果，验证电路的正确性和功能的实现情况。

四、实验结果及分析

实验结果

1**采用总线多路开关连接模式**



2**采用 PC、AR 通过三态门 lpm_bustri 与 BUS 连接：**



3.分析报告

a. 采用总线多路开关联接方式

所有键置0，键2/键1输入A5；按键5àPC计数器清0(0à1à0)； 连续按动键8，可以从数码8/7上看到AR的输出，即PC值；按键6，输出高电平 ’1’，选通直接输出总线上的数据A5作为PC值，按键8，产生一个脉冲上升沿，即可看到AR（显示在数码8/7）的输出为A5；使键6=0，仍选通PC计数器输出，这时键2/1输入86，按键7产生一个上升脉冲(0à1à0)，即用LDPC将86加载进PC计数器；连续按动键8，可以发现AR的输出在86上累加输出：86、87、88等。

b. 采用PC、AR通过三态门lpm_bustri与BUS连接

键1、键2输入8位地址数据，键3-8分别作为RST、PC_CLK、LOAD_PC、INPUT_B、PC_B、AR_CLK；D1-D8显示输入的地址数据，数码管1、2显示地址锁存器的输出数据AR[7..0]，数码管3、4显示程序计数器的输出数据PC[7..0]。对输入原理如进行编译、引脚锁定，并下载到实验台进行硬件验证。

问题分析及结论

1. 4.6 实验结果及问题分析或结论：

   思考题 1，执行分支/转移指令与执行普通指令时，对于实验中两种实现方式，

   地址单元的操作有何区别？

   两个三态门的开/闭状态不同。在分支/转移时打开左侧三态门，关闭右侧。

   顺序执行时关闭左侧，打开右侧。

   思考题 2，从存储器读取运算数据和取指令操作时，对于实验中两种实现方

   式，地址单元完成的操作有何不同？

   读取运算数据发生在 DI（指令译码）后，地址经由地址总线传给 MAR，然后

   数据经由数据总线传给 MBR。取指令在 DI 前，地址由 PC 传给 MAR，同时 PC 自增；

   指令经由数据总线传给 MBR，再到 IR。

五、实验总结

通过本次实验，我深入理解了 PC 和 AR 在 CPU 中的关键作用，掌握了它们的工作原理和具体操作方法。认识到 PC 的加计数和重装初值功能对于程序顺序执行和流程控制的重要性，以及 AR 在数据访问和指令获取过程中对地址的灵活管理作用。实验中遇到的问题，如按键操作与预期不符等，通过检查电路连接和参数设置得以解决，进一步提升了实践操作和问题解决能力。


实验开发电路重配置控制模块
重配置控制数码管显示单元
模式指示
注意：J1端口与J8,J9端口有重合
8个重配置电路控制键
重配置控制系统
单片机复位
键 8
键 7
键 6
键 5
键 4
键 3
键 2
键 1
数码8
数码7
数码6
数码5
数码2
数码1
GND
J1
J2
J16
J14